通过例子学硬件描述语言
本章通过一系列的 HDL 设计的例子来告诉大家如何用 Verilog/System Verilog/VHDL 编写数字逻辑电路。
每一个例子都是按照如下四步进行设计的：
- 需求：先确定输入输出信号和行为
- 波形：其次根据目标行为，绘制波形图
- 电路：然后确定哪些地方采用时序逻辑，哪些地方采用组合逻辑
- 代码：最后编写 HDL 代码
希望同学在进行 HDL 编程的时候，也可以按照这个顺序来思考，而不是一开始就编写 HDL 代码。
最后更新:
2022年6月27日
作者：