2025 计算机组成原理问答（持续更新）

我的设计在板子上的表现与仿真的结果不一致

通常有以下原因：

1. 有 latch
2. 有 multiple driven net
3. 使用的时钟与 reset 信号不匹配（pll 时钟需要考虑 locked）
4. 仿真的设计有问题（按钮按下的时间？串口发送的间隔？）
5. SRAM 读写有效时间太短
6. 在除 ip 核（或其他兼容异步电路的模块）外的地方使用了多个时钟

本地综合生成的比特流正确，ci 上错误

1. 你的工程中有同名 module
2. 你的 xpr （工程文件）中有绝对路径
3. 你自行修改了 ci 文件或者 xpr 文件
4. 你有部分文件未上传至 git

仿真时提示 xsim.exe 找不到

1. 请在 <vivado>/bin/unwrapped/win64.o/xsim.exe 处确认 xsim 存在，若不存在，请关闭杀毒软件后重新安装 vivado。
2. 关闭 WindowsApp 的别名，禁止使用微软商店的 python
3. 打开 Windows 设置 (Win键 + I) -> 应用 -> 应用执行别名（App Execution Aliases）
4. 把 Python.exe / Python3.exe 的开关关掉
5. 确认在环境变量 PATH 里面的 python 指向的是你安装的真实的 python 路径

仿真卡在 executing analysis and compilation step 无法开始

可以尝试把 simulation 重置下试试，方法是右键 Run simulation，然后点击下面的 reset behavioural simulation。等到 reset 完成之后重新跑一下仿真。

---

最后更新: 2025年10月13日

作者：cuibst