HDL By Example

本文通过一系列的 HDL 设计的例子来告诉大家如何用 VHDL/Verilog/System Verilog 编写数字逻辑电路。

每一个例子都是按照如下四步进行设计的：

1. 需求：先确定输入输出信号和行为
2. 波形：其次根据目标行为，绘制波形图
3. 电路：然后确定哪些地方采用时序逻辑，哪些地方采用组合逻辑
4. 代码：最后编写 HDL 代码

希望同学在进行 HDL 编程的时候，也可以按照这个顺序来思考，而不是一开始就编写 HDL 代码。

---

最后更新: 2022年6月20日

作者: Jiajie Chen

评论