数字逻辑实验（清华大学 2024 年）
本课程只有一学分！！
声明：本课程资料仅限于清华大学《数字逻辑实验》（2024 年）sv 课程使用，严禁扩散或用作其他用途。
课程简介
本课程为数字逻辑电路课程配套的实验课程，是计算机专业的入门的硬件实验课程，通过实验掌握基本的数字电路的设计方法，理解硬件电路工作原理，已经初步掌握一些仪器设备的使用，为后续的课程实验打好基础，主要是为计算机组成原理课程实验做支撑。
课程安排
| 日期 | 周次 | 上课内容 | 备注 |
|---|---|---|---|
| 3 月 1 日 | 1 | 实验课程介绍 | |
| 3 月 8 日 | 2 | ||
| 3 月 15 日 | 3 | ||
| 3 月 22 日 | 4 | 示波器实验 | 预习报告 |
| 3 月 29 日 | 5 | 与非门电路的测试 | 预习报告 |
| 4 月 5 日 | 6 | 清明假期 | |
| 4 月 12 日 | 7 | 简单组合逻辑电路设计 | 预习报告 |
| 4 月 19 日 | 8 | 务必准备好 Vivado 开发环境 | |
| 4 月 26 日 | 9 | 点亮数字人生（FPGA） | sv 讲授 1（基本组合逻辑） |
| 5 月 3 日 | 10 | 五一假期 | |
| 5 月 10 日 | 11 | 四位加法器设计（FPGA） | sv 讲授 2 （元件例化和复杂组合逻辑） |
| 5 月 17 日 | 12 | 计数器设计（FPGA） | sv 讲授 3 （寄存器） |
| 5 月 24 日 | 13 | ||
| 5 月 31 日 | 14 | 串行密码锁（FPGA） | sv 讲授 4 （状态机） |
| 6 月 7 日 | 15 | ||
| 6 月 14 日 | 16 | 期末考试 | 回收实验平台 |
实验概述
本学期共有 8 个实验，包含 3 个分立器件实验（包括示波器使用）和 5 个可编程器件实验：
实验 1：示波器实验，主要掌握如何使用示波器查看波形，已经使用示波器自带的信号发生器产生正弦波，方波，三角波。
实验 2：与非门电路测试实验，加深对与非门基本特性和主要参数的理解，掌握主要参数的测试方法，要求使用实验 1 中产生的波形。
实验 3：简单组合逻辑电路实验，学习用小规模数字集成电路组成组合逻辑电路的分析与设计方法，通过全加运算电路和减法运算电路的设计，熟悉原码、反码、补码的概念，以及用补码实现减法运算的方法。
实验 4：点亮数字人生实验，掌握 vivado 的开发过程，学习使用硬件编程语言 HDL 设计电路的基本流程。
实验 5：加法器实验，与实验 3 内容相似，掌握使用 HDL 设计组合逻辑电路的方法。
实验 6：计数器实验，学习使用 HDL 设计时序电路的方法。
实验 7：串行密码锁实验，学习使用 HDL 进行状态机的设计。
实验 8：静态存储器访问实验，了解静态存储器的工作时序，使用 HDL 对静态存储器进行读写操作。
最终安排有实验考试，主要为可编程器件的实验，有可能包括示波器的使用。
本学期实验均为单人实验，要求独立完成，实验内容有可能根据进度和学习状况进行调整，如有问题请及时联系教学团队。
关于课程工作量说明
课堂内容分为内容讲述和实验两部分。本课程不鼓励大家在课前使用自己的课余时间提前完成实验，原因如下：
- 期末的实验考试才是最终成绩的分水岭，这个实验你不能在课下提前完成。
- 课程组保证助教在课前完成实验预习，绘制接线图的情况下，可以只使用课上实验时间限制的一半完成实验内容。
关于预习报告
课程的前 3 个实验为小规模器件实验，要求完成预习报告。预习报告必须包含必要的实验步骤和电路图。尽管你可以在实验时查阅本实验文档，我们仍然希望大家可以在只阅读自己的预习报告的条件下完成整个实验过程。
除了绘制电路图之外，还可以绘制实验的接线图，并且可以使用自己的规则进行描述，比如：
1: 74LS86, 2: 74LS00
1-7, 2-7 -> GND; 1-14, 2-14 -> VCC
A -> 1-2, 2-2; B -> 1-1, 2-1; 1-3 -> 1-4; GND -> 1-5
...
编写预习报告的目的不是为了应付课程组的检查，而是为了帮助你自己更好地完成课堂上的实验内容。
关于本实验文档
本实验文档主要包含以下部分：
- 实验内容文档：包含了各个实验 基础功能 的详细步骤描述，以及提高功能和实验报告要求。
- 硬件描述语言入门：包含了实验需要的全部 System Verilog 语法的教学，供大家参考。
- 实验装置介绍：请务必在开始实验前，完整阅读其全部内容，以保证可以正确使用实验模块完成实验。
- FAQ：包含了常见问题的答案，在提问前可以先在这里进行简单的检索。新的常见问题我们也会及时地进行更新。
除了以上几部分外，文档还有其他可能对大家有所帮助的内容，大家可以根据自己的需要进行阅读。
课前准备
本课程使用的实验装置为积木式数字逻辑实验模块，后面有专门的章节介绍如何使用该实验装置，以及各个模块的功能。
其中可编程模块的芯片是 Xilinx 公司开发的 FPGA 芯片，因此必须要使用 Vivado 集成开发环境进行开发。
Vivado 集成开发环境只能在 Windows 或者 Linux 下面运行，不能在 macOS 下面运行。同学们可通过下列方式中获取：
- Vivado 2019.2（Windows+Linux 通用版本，校内服务器，不消耗校园网流量）：
https://lab.cs.tsinghua.edu.cn/~software/Xilinx_Vivado_2019.2_1106_2127.tar.gz
- Xilinx 官网下载链接（请手动选择 2019.2 版本）：
macOS 下面可通过安装虚拟机解决。由于 Vivado 的安装文件特别巨大，解压缩之后占用很大的空间，安装 Vivado 需要预留至少 40GB 的可用空间。后面有专门的章节介绍 Vivado 的具体安装过程，以及使用方法，包括如何进行项目开发，如何进行仿真测试。在安装的时候只需要安装 WebPack 版本即可，安装完成之后的安装文件可以删除。另外，本课程实验仅在本版本（2019.2）验证过，在其他版本没有进行测试，因此建议同学们仅使用该版本进行试验。