可编程模块

可编程模块 (XC7A35)

3D 图实物图

本模块的主芯片是一片可编程逻辑器件 FPGA，型号为 XC7A35TFGG484，共有 33,280 个逻辑单元，相关的技术文档请参见xilinx 官网；

FPGA 左下方的 2x7 插座是 JTAG 下载插座，可以连接相应的下载器，将综合后的比特流文件从 PC 端下载到 FPGA 当中；

FPGA 上方是一个 50MHz 的晶振，直接连接到 FPGA 中供实验使用；

FPGA 左上方的芯片是一片 SRAM 芯片，容量为 256K X 8bit，供内存实验使用，同时 SRAM 上方的一排发光二极管分别连接到了内存的数据线 (DQ0 ~ DQ7)，地址线（A0 ~ A17）和控制线 (nCE, nOE, nWE)。

模块右边的接插孔用于连接其他模块，CLK 接插孔用于连接外部输入的时钟，IO0 接插孔用于连接外部输入的复位信号，IO1 至 IO20 为通用接插孔，可以作为输入也可以作为输出。

模块上还提供了一些其他的电路，比如串口电路，扩展插座等，在实验中用不到就不介绍了。

以下是 FPGA 的具体的管脚连接表。

时钟接插孔内存

信号名称	管脚	输入输出	说明
CLK50M	D17	输入	50MHz时钟

3D 图<==>实物图

本模块配有一片可编程逻辑器件 CPLD，型号为 EPM240；

芯片右上是 2x5 的 JTAG 下载插座，可以连接相应的下载器，将综合后的文件从 PC 端下载到 CPLD 当中；

芯片右边的 CLK 接插孔是时钟输入孔，已经预先连接到 EPM240 的内部时钟管脚（pin12）上，通过它可以将外部的时钟信号（比如时钟模块上的时钟）连接到 CPLD 中，为 CPLD 模块提供时钟信号；

芯片左边的 RST 接插孔是复位输入孔，已经预先连接到 EPM240 的复位管脚（pin44）上，一般情况下将复位开关（RST）连接到该插座上；

另外还有16个通用输入/输出接插孔：每个接插孔都有一个标识，表示该接插孔连接到了EPM240芯片的具体哪个IO管脚上，如接插孔的名称为IO1，就表示该接插孔连接到了 EPM240 芯片的 pin1 管脚上，通过这些接插孔可以很方便的连接其他电路。

最后更新: 2023年5月11日

作者：李山山 (91.0%), Jiajie Chen (9.0%)